对称CMOS 基本单元电路设计

虚拟NMOS(pseudo-nmos)和动态预充电
就像看到过的，传统的CMOS逻辑设计中p沟与n沟的使用基本相当。这样就要求相当大的面积，尤其是当选择p沟道比n沟道要广得时候。而且，考虑到p沟道的相对较低的迁移率，当在输出和正极电源之间有一系列的p沟道管，逻辑门的0到1的转变可能会变得缓慢。为了应对这个问题，当代的CMOS设计极力地减少p沟道管的数量，特别是一系列的p沟道管。这样不仅减小了面积，而且减少了到下个门的门负载电容。为了达到这样的目的，使用了虚拟NMOS负载或动态负载。
我们已经看到过很多虚拟NMOS负载的使用的例子，有点像在NMOS技术中使用的损耗型晶体管负载。在一个n沟道驱动的网络中仅使用一个p沟道负载管。p沟道负载管接地，如图9.1所示。
当使用虚拟NMOOS负载时,n通道驱动的网络必须有能力克服p通道负载管.这样限制了p沟道的负载管的带宽。当与图9.1a中的比例相似的时候，负载管的带宽不应比n沟道驱动网络的等效n沟道管的带宽大。这点来源于同样获得一个标准0输出时，n沟道和p沟道管所需的低电压的灵活度的不同。P沟道带宽有个上限，不过有两个原因决定它不是最好的选择。第一，标准0输出电压对于这种选择往往太大，有些时候接近1V。第二，门阀值电压同样太高，对于3.3V电源常常大于2V。一种较好的选择是，p沟道负载取等效n沟道管的最坏情况下的值（比如最小值）的一半，如图9.1b所示的比例。这样给出的阀值大概是VDD/2,而且给出更小的0电压，往往会小于0.3V。
图9.2给出一个虚NMOS反相器直流变换曲线，如图9.1所示，在p沟道负载等于等效n沟道管情况（图9.2a）和负载管只有等效管的一半的情况（图9.2b）。可以看到后者的变换曲线更好。

Advanced CMOS  Logic Design
Up to this  point ,we have seen a number  of techniques for realizing digital integrated logic circuits using both MOS and bipolar technologies. This chapter will describe many of the advanced logic design techniques that have become popular recently for state-of-the-art CMOS ICs. These techniques have been developed in response to the never-ending goal of increasing speed while minimizing silicon area and power dissipation. Most, but not all, of these techniques
Involve dynamic circuits of one type or another. Some of the techniques have already been introduced as examples,   but  , in many cases ,they will be described again for completeness. As always ,rather than trying to present a review of all of the design techniques that have been used ,the principles  involved will be emphasized with some of the more important techniques used as examples.
全文 7200 字