调查的设计和浮点加法器的FPGA实现

调查的设计和浮点加法器的FPGA实现(中文7000字,英文PDF)
1引言
现场可编程门阵列（FPGA）越来越多地被用于高性能应用。采用的FPGA需要高数值稳定性和精确性，如应用程序。相比专用集成电路（ASIC），他们变得更有吸引力的解决方案。FPGA是硬件可重构计算工具，适合设计，可在运行过程中经常升级的应用程序。应用可以写成高级语言和FPGA中合成的[1]，使它们受欢迎并更容易实现。FPGA成为在分布式计算[2]，其中系统节点包含FPGA和能够根据当前的需要。[3]将它们编程越来越流行。此外，它们适合以设计算法如[4]，[5]分配算法为芯片多处理器[6]，[7]。大多数的数字应用需求进行计算，高精确度和广泛的数字。浮点格式满足这样的要求。它具有广泛的，能够与固定的位数来呈现数字。因此，大多数的FPGA实现的应用程序的浮点格式表示。在FPGA中，性能和面积都设计高效浮点单元的主要问题。一些妥协必须的速度，准确性及FPGA资源之间找到。